« 半導体の確率統計3:代表的な分布3 | トップページ | ス○ーのヤフオクが10万円突破!! »

2006年5月28日 (日)

アナログCMOS回路設計の現場

まだ本格的なアナログCMOS回路設計に入って1年にも満たない未熟者の私ですが、イロイロと感じたことがあるので、今回はそれを書いてみたいと思います。

アナログCMOS回路設計という分野は現在脚光を浴びていて、業界紙のコラムでよく取り上げられていたりします。

どこでも足りないアナログ技術者(NEブログ)

日米ともに人材不足の分野とは(NEブログ)

アナログ回路設計が脚光を浴びている理由には二つあり、一つは、機器のデジタル化が進展する中で、逆にアナログ回路の性能が製品の性能を左右することが多くなったこと。もう一つは、アナログ回路設計者の人材不足です。

なぜ人材不足になっちゃったかというと、

1)世の中がデジタル技術にシフトする中で、大量の人材をデジタル技術者のほうにシフトさせ、アナログ技術者育成はなおざりになったこと。

2)デジタルシステムの中で使用するアナログ技術は、昔のアナログ技術と少し異なっており、古いアナログ技術者では対応しきれないことがある。

1については、デジタル技術を導入する際に、それまでのアナログ技術者を軒並みリストラか配置転換を行ってしまったということがあります。アナログ技術者というのは、デジタル技術者に比べて育成に時間がかかるといわれていて、それがなおのこと人材不足に拍車をかけています。

2)については、今の多くのアナログ回路はCMOS技術に基づいていて、離散時間技術やΔΣ変調のようなデジタル的な要素が混在しているので、伝統的なバイポーラに基づく連続時間型回路とは異なります。なので、単に経験年数だけが取り得のようなベテラン技術者ではついていけない場合が多いのです。

そんなこんなで、アナログ回路は時代遅れのイメージがついて勉強する学生が減る反面、企業の現場では需要が大きくなり、需給ギャップが未だ解消されずという感じになってます。

また、プログラム言語で自動生成できるデジタル回路とは違い、アナログ回路は「アート」であるなどという言われ方をします。これは、シミュレーションなどでは把握しきれない振る舞いもあるため、回路定数の決め方とかレイアウトに個性が出るといわれるためです。そのあたりは、松下産業出身で業界の有名人である松澤昭東工大教授が以下の記事で熱く語っております。

プロの技術者として腕を磨け(EEtimes)

かようにアナログ回路は、個人の能力で勝負することが出来る数少ない舞台であり、それゆえ外資系などでは能力のある人は高給で遇されるそうです。

さて、このようにいいこと尽くめのようなアナログ回路設計ですが、現場では果たしてそのおいしさを実感できるでしょうか。

一言で言うと、そんなに甘くないなーというのが実感です。

上記で述べた人材不足に加えて短納期で多数の製品を作らなくてはならないので、常に長時間労働を強いられます。また、製品トラブルなど突発的な仕事も対応しなくてはならないので、スケジュールが常に不透明というのもあります。

なんだか、SEの職場のようですが・・

それと、アナログ技術独特の問題点としては、アナログ回路を把握するには、自分で考えて、手で計算しながら設計する必要があるのですが、あまりに多くの製品を抱えると、余裕がなくなってついついシミュレーションに頼った設計になってしまいます。シミュレーションは回せばなんらかの値が出てくるのですが、逆に頼りすぎると入力ミスやソフトウェアの癖などで誤った数字が出てきても気づかなくなってしまうという恐れがあります。なによりそういう力任せの設計では技術者として成長が期待出来ません。

また、アナログ設計の経験を積むには試行錯誤が必要なのですが、最近はアナログでも製品一発動作が求められるため、そのような試行錯誤は許されなくなっています。自然と回路設計は保守的になっていき、古い回路アーキテクチャが何代にも渡って使用されることになります。すると、いつの間にか時代の波から取り残され、中長期的にはアナログの技術レベルが低下することにつながってしまいます。また、何も考えずに昔のアーキテクチャを流用することも技術者としての弊害になります。

しかも、社内向けIPの設計というのは、直接売り上げを上げる製品部門と違って、なかなか評価されにくいんですねー。トラブルが起これば真っ先に責められるんですが・・・

なので、高い技術力が期待される割には、設計を丸投げしている事業部門より社内評価が低かったりします。つまり、ボーナスが他の部署に比べて低いんですねー。とほほ。出世や昇進についても特に早いわけでもないです。日向になりにくいというか。

納期に追われ、技術力を磨くのもままならないほどなのに、期待だけされて評価は低いアナログ回路設計者・・・

実態としてはこんな感じだったりします。なんだか損な役回りですね。日系でデジタル重視でやってきている半導体メーカーのアナログの部署は概ねこんな感じなんじゃないでしょうか。

こんなアナログ設計者が高待遇を得る道としては、腕を磨いて外資系に移るとか、アナログを重視したベンチャーに行くとかでしょうかね。でも、上記のような状況で、自分の腕に自信を持てない若手技術者も増えています。なんともかんとも情けないのですが・・。

日系メーカーのトップは軒並み「アナログ技術が大事」みたいなことを言ってますが、実際の技術者の待遇を考えてあげないと、腕の立つほうから辞めていっちゃうんじゃないでしょうか。言葉よりも待遇、「同情するなら金よこせ」ですよ(笑

とはいえ、丸投げが横行する半導体設計で数少ない「設計の実感」を味わえる分野ではあります。これからの不透明な時代、自分の腕で渡っていくんだという気概のある学生には、ぜひ来て欲しいです。

|

« 半導体の確率統計3:代表的な分布3 | トップページ | ス○ーのヤフオクが10万円突破!! »

コメント

コメントを書く



(ウェブ上には掲載しません)




トラックバック

この記事のトラックバックURL:
http://app.f.cocolog-nifty.com/t/trackback/75660/1966223

この記事へのトラックバック一覧です: アナログCMOS回路設計の現場:

» CMOS [半導体についての知識]
CMOSCMOS(シーモス、Complementary Metal Oxide Semiconductor)は相補形MOS(金属酸化膜半導体)のこと。PチャネルとNチャネルの電界効果トランジスタ|MOSFETを相補うように接続した集積回路の構造である。Transistor-transistor lo...... [続きを読む]

受信: 2006年8月 4日 (金) 23時28分

« 半導体の確率統計3:代表的な分布3 | トップページ | ス○ーのヤフオクが10万円突破!! »